SystemVerilog로 VGA 드라이버 만들기
DE10-Lite FPGA와 SystemVerilog로 VGA 신호 타이밍을 만들고 이미지를 출력하는 과정을 설명합니다. 50MHz 보드 클럭을 25MHz로 나누고, 수평·수직 카운터와 ROM 이미지 데이터를 사용해 화면을 구성하며 알파 합성 방식도 비교합니다.
DE10-Lite FPGA와 SystemVerilog로 VGA 신호 타이밍을 만들고 이미지를 출력하는 과정을 설명합니다. 50MHz 보드 클럭을 25MHz로 나누고, 수평·수직 카운터와 ROM 이미지 데이터를 사용해 화면을 구성하며 알파 합성 방식도 비교합니다.