AERIS-10 — 10.5GHz 오픈소스 PLFM 위상 배열 레이더

AI 요약

AERIS-10은 회로도와 PCB, 펌웨어, 소프트웨어를 공개한 10.5GHz 위상 배열 레이더 프로젝트입니다. PLFM 파형을 사용하며, 빔포밍과 펄스 압축, 도플러 처리, 표적 추적을 실험하는 연구자와 SDR 개발자를 대상으로 합니다. 문서에는 기능이 아직 개발 중인 항목도 있다고 안내합니다.

두 가지 하드웨어 구성

AERIS-10N(Nexus)은 최대 탐지 거리 3km를 목표로 하며 8×16 패치 안테나 배열과 채널당 약 1W, 총 16개 송신 출력을 사용합니다. AERIS-10X(Extended)는 20km 구성으로, 32×16 유전체 충전 슬롯 도파관 배열과 QPA2962 GaN 전력 증폭기 16개를 내세웁니다. 저장소 설명 일부에서는 확장형을 AERIS-10E라고도 부릅니다. 두 구성 모두 방위각과 고각에서 ±45도 전자식 조향을 지원하고, 스테퍼 모터로 360도 기계식 회전을 수행합니다.

RF·제어 하드웨어

시스템은 전원 관리 보드, 주파수 합성기 보드, 메인 보드로 나뉩니다. AD9523-1 클록 발생기가 RX·TX 주파수 합성기(ADF4382), DAC, ADC, FPGA에 위상 정렬된 기준 클록을 공급합니다. 메인 보드에는 레이더 처프를 만드는 DAC와 주파수 상·하향 변환을 맡는 LTC5552 믹서 2개가 들어갑니다. ADAR1000 위상 변위기 4개는 송수신 빔포밍을 제어하고, ADTR1107 프런트엔드 칩 16개는 수신 저잡음 증폭과 송신 전력 증폭을 담당합니다.

STM32F746xx 마이크로컨트롤러는 전원 순서 제어와 주변 장치 설정, FPGA 통신을 맡습니다. 보드에는 GPS 모듈과 IMU, 기압계, 스테퍼 모터 제어 기능도 연결됩니다. PA 채널별 전류를 측정하고 게이트 전압을 조절하는 회로도 포함합니다. 부팅 때 목표 바이어스 전류에 맞춰 보정하며, 서미스터로 온도를 감시해 냉각 팬을 제어합니다.

FPGA 신호 처리와 화면 표시

XC7A50T FPGA는 DAC 파형 생성과 ADC 데이터 수집부터 I/Q 기저대역 하향 변환, 데시메이션, 필터링까지 처리합니다. 이어 펄스 압축과 도플러 FFT, MTI, CFAR 탐지를 수행하고 USB로 데이터를 전달합니다. AGC는 FPGA와 STM32, GUI가 함께 제어하는 구조입니다. Python GUI는 레이더 제어와 표적 표시, 지도 연동을 제공합니다. GPS 위치를 탐지 결과에 기록하고 IMU의 피치·롤 정보를 이용해 표적 좌표를 보정합니다.

제작 자료와 라이선스

저장소는 Vivado를 이용한 FPGA 개발과 Python 3.8 이상 GUI 실행, 하드웨어 조립을 전제로 합니다. 회로도와 제조 파일, BOM·CPL 자료는 저장소의 보드 설계 디렉터리에 있으며, 기구 도면은 별도 경로에 둡니다. 독립적인 조립 안내서는 아직 저장소에 포함하지 않았다고 설명합니다. 문서는 GitHub Pages에서 확인할 수 있습니다.

하드웨어 설계 파일은 CERN-OHL-P, FPGA 코드와 STM32 펌웨어, Python 도구는 MIT 라이선스를 따릅니다. 하드웨어를 수정해 배포할 때는 원저작권 표시를 유지하고 수정 설계를 같은 라이선스로 공개해야 합니다. FPGA 개발자와 RF 엔지니어, 소프트웨어 개발자의 기여도 모집하고 있습니다.

원문: GitHub / 번역·요약: Trawling