GPT-Synopsys 발표 — OpenAI와 Synopsys, AI 기반 반도체 설계 협력

AI 요약

OpenAI와 Synopsys가 다년간 협력해 반도체 설계 특화 모델 GPT-Synopsys를 개발합니다. OpenAI는 모델 개발에 Synopsys의 전자설계자동화(EDA) 도구를 도입하며, 양사는 연구개발과 공동 판매도 진행합니다.

EDA 도구를 직접 다루는 모델

기존에는 범용 모델과 EDA 도구를 에이전트로 연결해 설계 작업을 수행했습니다. 이번 협력은 모델이 도구 사용법을 익히고 결과를 해석한 뒤, 설계를 반복해서 최적화하도록 만드는 데 초점을 둡니다. 엔지니어는 전력·성능·면적(PPA) 최적화, 타이밍 개선, 검증 완료 같은 목표를 맡깁니다. 에이전트가 도구를 실행하고 결과에 맞춰 설계를 수정하며, 엔지니어는 검증된 결과를 검토합니다.

GPT-Synopsys는 OpenAI 호스팅 인프라에서 실행하며, 고객이 쓰는 에이전트 하네스와 연동하도록 설계합니다. Synopsys.ai와 에이전트 플랫폼 Synopsys Autopilot에도 통합할 예정입니다. 초기 기술 검토는 주요 반도체 고객과 진행 중이라고 밝혔습니다.

서비스는 컴퓨팅 자원과 모델, 라이선스를 묶어 제공합니다. 고객 설계 데이터는 모델 학습에 사용하지 않으며, 저장·전송 구간에서 암호화합니다. 보존 기간과 감사, 접근 권한도 설정할 수 있다고 설명합니다. 다만 실제 출시 시점이나 성능 수치는 발표하지 않았습니다.

Hacker News 반응

• @joennlae — “서비스는 컴퓨팅 자원, 모델, 라이선스를 묶어 제공하면서 고객별 설계 데이터를 보호합니다.”라고 하는데, Nvidia가 자기 칩 설계를 OpenAI에 보내려 할지 잘 모르겠습니다.
  • @polytely — 여우가 닭장을 운영하는 것과 같습니다.
• @amelius — 더 많은 오픈소스 EDA 도구를 주세요. 과장된 EDA 업체를 더 늘리지 말고요.
  • @jacquesm — 목표는 분명 정반대입니다. 도구 호출은 결국 저쪽으로 사라지고, 결과물만 돈을 내고 내려받거나 제조를 맡기게 될 겁니다. 그럴듯하고 반짝이는 블랙박스 안에 뭐가 들었는지는 알 수 없겠죠.
• @karlkloss — 거의 완성 단계였던 ASIC 설계를 최근 접었습니다. 마스크를 바꿔야 할 정도의 편차가 있었는데, AI 칩 수요 때문에 제조사가 수정 비용을 너무 높게 불렀습니다. 그래서 그만두기로 했습니다. AI로 칩 설계를 싸게 해준다는 도구가 나오는 동안, AI 때문에 칩 제조비가 올라 이제는 감당할 수 없게 됐네요. 멋집니다.
  • @teitoklien — AI가 칩 제조를 비싸게 만든 건 아닙니다. 제조사들이 수요에 맞춰 증설하지 않았거나, 증설하지 못해 공급이 부족해진 겁니다. 10년 안에는 해결되길 바랍니다. 그러면 좋은 일이 이어지겠죠.
• @fwlr — 엔지니어가 설계 목표를 맡기면 에이전트가 도구를 실행하고 결과를 해석하고 수정하며, 검토할 수 있는 결과가 나올 때까지 반복한다고 합니다. “에이전트가 모든 엔지니어링을 하고 엔지니어는 맡기고 검토한다”는 거네요. 웃기지 마세요. 엔지니어가 할 일은 해고되는 겁니다.
  • @p-e-w — 대부분은 그렇겠죠. 남아 있을 사람에게 요구하는 기준도 계속 높아질 겁니다.
  • @petra — 칩 설계는 비쌉니다. 엔지니어 인건비와 제조비가 모두 원인입니다. LLM과 제조 기술의 발전으로 비용이 충분히 낮아지면 설계하는 칩이 늘어 해고를 일부 상쇄할 수도 있습니다.
• @asgeirn — 하드웨어에서 프롬프트 인젝션이라니! 뭐가 잘못될 리가 있겠습니까?
• @hnd9q09qk4 — PrimeTime과 ICC용 Tcl 연결 코드를 많이 작성해봤습니다. 어려운 건 제약 조건을 작성하는 일이 아니었습니다. 어떤 타이밍 위반을 실제로 믿어야 하는지 판단하는 일이었습니다.
• @ducktective — 칩 설계 업계에 있는 분들께 질문합니다. 형식 기법과 설계의 형식 검증은 일반 소프트웨어 개발보다 더 보편적이고 일반적인가요? ARM 마이크로컨트롤러라면 모든 구성 요소의 기능을 철저히 시험하고 형식 검증하나요? 그렇다면 실리콘 에라타는 왜 생기나요?
  • @chris_money202 — 설계 검증이라고 합니다. 형식 증명은 대체로 EDA 도구 수준에서 이뤄지며 상당 부분 자동화돼 있습니다. 설계 검증은 칩이 의도한 용도에 맞게 동작하는지 확인하는 데 집중합니다.
  • @da-alex — 설계 입력을 형식 검증하는 도구가 있고 실제로 쓰이지만 모든 설계에 적용되지는 않습니다. 먼저 의도한 동작을 형식 명세로 작성하기가 어렵습니다. 검증 도구가 아무리 좋아도 명세가 필요한 동작을 표현하지 못하면 소용없습니다. 형식 검증을 100% 적용해도 에라타는 생길 수 있습니다. 또 형식 검증의 계산 복잡도는 지수적으로 커집니다. 설계가 복잡해지면 서버에서 증명 작업을 끝내지 못할 수 있습니다. 형식 검증에도 여러 단계가 있습니다. 합성 후 넷리스트와 RTL의 논리적 동등성을 확인하는 검사는 합성 도구의 최적화가 맞는지 확인할 뿐, RTL을 올바르게 작성했는지는 보장하지 않습니다.
• @aurareturn — 투자 관점에서 보면 TSMC, Intel, Samsung 같은 파운드리가 AI 칩 설계 도구의 수혜를 입을 것 같습니다. AI가 소프트웨어 개발을 100배 빠르고 저렴하게 만들면 호스팅할 소프트웨어가 폭증합니다. 칩 설계가 100배 빨라지고 저렴해져도 여러 분야에서 맞춤형 칩이 늘어날 겁니다. 맞춤형 칩도 결국 물리적으로 제조해야 합니다. Apple Silicon 세대별 설계에는 3~4년이 걸린다고 하며, 첨단 칩을 처음부터 끝까지 설계하는 데 수억 달러에서 10억 달러가 든다는 보고도 있습니다. 이전에는 수익성이 없던 틈새 분야에서도 ASIC을 만들 수 있게 될지 모릅니다.

원문: Synopsys / 번역·요약: Trawling