Chips and Cheese: "성능" Oryon, Qualcomm의 리틀 코어

Snapdragon X2 Elite의 효율 코어를 분석한 결과, 4-wide 비순차 실행 구조와 큰 캐시, 넉넉한 분기 예측·주소 변환 자원을 갖췄지만 처리량은 절제한 설계로 나타났습니다. Qualcomm은 다중 스레드 성능보다 저전력 배경 작업 처리를 우선한 것으로 분석합니다.

주제: 하드웨어 CPU 아키텍처

에디터 노트

이 E-Core를 평가할 때는 높은 처리량보다 전력 절감이라는 설계 목표를 기준으로 삼아야 합니다. 글의 측정값은 4-wide 구조와 3.6GHz 클럭, 64KB L1 데이터 캐시와 21사이클 L2 지연처럼 자원 배치의 특징을 보여줍니다. 다만 전력 소모를 직접 비교한 수치나 실제 작업에서 프라임 코어와 어떻게 작업을 나누는지는 제시하지 않습니다. 따라서 배경 작업에 적합하다는 설명은 코어 구성과 특성에 근거한 분석이지, 전력 효율을 비교 측정한 결과는 아닙니다. 댓글의 논점은 효율 코어가 인오더에서 비순차 실행으로 바뀌었다는 표현의 정확성입니다. 비순차 실행 코어도 프런트엔드의 명령어 처리와 은퇴는 프로그램 순서를 유지하고, 준비된 연산의 실행 순서를 바꿉니다. 이 구분은 E-Core의 구조를 이해하는 데 직접 관련이 있지만, 댓글은 성능 측정이나 전력 분석을 검증하지는 않습니다. 글의 비교는 구성과 지연 시간에 관한 것이며, 실제 배터리 수명이나 작업별 성능 우위를 입증하는 자료로 확장해서 읽을 수는 없습니다.

AI 요약

Snapdragon X2 Elite는 기존 Qualcomm 설계와 달리 6개의 성능 코어와 12개의 프라임 코어를 조합합니다. Chips and Cheese는 Asus Zenbook A16 UX3607OA에 탑재된 Snapdragon X2 Elite의 성능 코어를 측정하고 내부 구조를 추정했습니다. Qualcomm은 이 코어를 "performance" 코어라고 부르지만, 글에서는 다른 칩의 리틀 코어나 효율 코어에 해당하는 역할이라 보고 E-Core로 지칭합니다.

코어 구성과 분기 예측

E-Core는 3.6GHz로 동작하는 4-wide 비순차 실행(out-of-order) 코어입니다. SVE2와 SME를 지원하며, 이전 Snapdragon X Elite에는 없던 SVE 지원이 X2에서 추가됐습니다. 포인터 인증(pointer authentication)과 메모리 태깅(MTE) 같은 보안 ISA 확장도 포함합니다.

분기 타깃 버퍼(BTB)는 1,024개 항목을 저장하며, 범위 안에서는 분기 예측을 매 사이클 처리합니다. 테스트가 이 용량을 넘으면 분기 처리량이 3사이클에 한 번으로 떨어집니다. 128KB L1 명령어 캐시 용량을 넘을 때도 추가 하락이 관찰됩니다. 글은 Qualcomm이 L1 캐시와 분리된 1차 BTB를 두고, 더 큰 2차 BTB 대신 캐시나 디코더에 의존할 가능성을 제시합니다. 이 구조라면 명령어 캐시 미스 뒤에는 분기 예측기가 분기 경로를 따라가지 못할 수 있습니다.

분기 방향 예측은 긴 패턴을 추적하고 여러 패턴을 관리합니다. 분기 512개가 동시에 걸린 상황에서 약 1만6천 개 패턴을, 분기 하나만 있는 상황에서 약 1천 개 패턴을 추적하는 것으로 측정됐습니다. Geekbench 7 워크로드의 예측 정확도는 Arm Neoverse N2와 비슷하고 N1보다 높았습니다. 40개 항목의 반환 스택(return stack)은 호출과 반환을 2사이클마다 한 쌍씩 처리합니다. 용량은 중간 수준이며, 스택이 넘치면 Qualcomm과 Intel Skymont는 분기 지연이 12사이클을 넘는 반면 Intel Lion Cove는 대체 예측기를 이용하는 것으로 보인다고 설명합니다.

실행 자원과 메모리 계층

명령어 캐시는 128KB로 넉넉하지만 L2에서 명령어를 가져올 때 대역폭은 초당 2개 명령어 수준으로 감소합니다. 레지스터 간 MOV 명령은 사이클당 최대 2개를 제거할 수 있습니다. 다만 같은 디코드 그룹에 연속된 의존 MOV를 많이 배치하면 제거 효율이 낮아집니다. 작은 즉시값을 더하는 명령도 제한적으로 제거하며, 사이클당 2개까지 처리하고 제거 대상 즉시값의 합은 255 이하여야 합니다.

정수 연산부는 4개 ALU 포트를 갖추고 각 포트에는 19개 항목의 스케줄링 큐가 연결됩니다. 두 포트가 분기를 처리하지만, 분기 예측 처리량 때문에 이론상 처리량은 주로 분기하지 않는 조건에서 나옵니다. 부동소수점·벡터 연산 포트는 2개이며 SVE 벡터 길이는 128비트입니다. 메모리 파이프는 2개로, 각각 로드와 스토어를 처리합니다.

L1 데이터 캐시는 64KB이고 로드 사용 지연은 3사이클입니다. 코어 전용 중간 캐시 없이 공유 L2를 사용하며 L2 지연은 21사이클입니다. L1 데이터 대역폭은 사이클당 32바이트로 제한됩니다. 여섯 E-Core가 연결된 L2는 이들에게 읽기 대역폭 400GB/s 이상을 제공하며, 캐시라인 일부만 읽는 측정으로 추정한 원시 대역폭은 500GB/s를 넘습니다. 각 코어가 실제로 활용하는 대역폭은 코어의 처리량과 128비트 벡터 폭에 제한됩니다.

주소 변환 버퍼(TLB)는 정확한 용량을 공개하지 않았지만, 측정 결과 L1 데이터 TLB는 약 192개 항목, L2 TLB는 약 8천 개 항목으로 추정됩니다. L2 TLB 조회는 8사이클 이상 걸립니다. 4KB와 64KB 페이지를 지원하고 16KB 페이지는 지원하지 않습니다. SVE의 gather 명령은 대략 요소 하나를 사이클마다 처리하며 지연은 약 14사이클입니다.

설계 의도

글은 E-Core가 Intel Skymont나 AMD Zen 5c처럼 높은 처리량을 노린 코어가 아니라고 결론짓습니다. 같은 칩의 프라임 코어가 9-wide, 5GHz 설계인 데 비해 E-Core는 폭과 클럭을 낮춰 전력 소모를 줄이는 방향입니다. 가벼운 애플리케이션과 백그라운드 작업을 맡기고, 필요할 때 멀티스레드 처리량을 보태는 구성이 목적이라고 분석합니다. 좁은 코어는 실행 자원을 덜 복잡하게 만들고, 넓은 코어에서 파이프라인 슬롯이 비는 데 따른 낭비를 줄이는 설계 선택이라는 설명입니다.

Reddit 반응

@GenZia — Qualcomm E-Core는 3.6GHz로 동작하는 4-wide 비순차 실행 아키텍처입니다... 효율 코어에서 전통적인 인오더 실행을 하던 ARM 마이크로아키텍처가 방향을 크게 바꾸는 모습이 흥미롭습니다. 예전의 강력한 비순차 실행 P 코어도 실행 자체는 비순차였지만 명령어 발행과 은퇴는 인오더로 처리하는 등 인오더 요소가 있었습니다.
@Exist50 — 그때도 프런트엔드에서는 인오더였습니다. 여기서 말한 "발행"이 프런트엔드를 뜻한다면 그렇습니다. 은퇴도 물론 인오더입니다. 예외, 중단점 등을 처리하고 소프트웨어 관점에서 선형적인 상태를 유지해야 하기 때문입니다.
@R-ten-K — 맞습니다. 다만 가장 작은 Arm 코어는 여전히 인오더입니다. 참고로 비순차 실행 코어도 일반적으로 디스패치와 은퇴는 프로그램 순서대로 합니다. 준비된 연산이 의존성과 자원 상황에 따라 순서와 다르게 실행되도록 하는 단계는 이슈 단계입니다.

원문: Chips and Cheese / 번역·요약: Trawling

원문 보기 ↗토론 보기 ↗