TSMC, 차세대 A14 노드 세부 사양 공개 — 0.017μm² 미만 SRAM과 2028년 양산 로드맵

본문

TSMC가 IEDM 2026 세션을 통해 차세대 공정 노드인 A14(NanoFlex Pro 플랫폼)의 기술 사양을 공개했습니다. 전작인 N2 대비 속도, 전력, 밀도 모든 면에서 풀 노드 수준의 개선을 약속하며, SoIC 패키징을 위한 후공정 기술까지 함께 공개해 시스템 수준 통합 로드맵을 제시했습니다.

세계 최소 SRAM 셀 확보

A14의 핵심 특징은 셀 크기 0.017μm² 미만의 세계 최소 SRAM입니다. 치수(dimensional) 그라운드 룰 스케일링을 통해 현재까지 공개된 것 중 가장 높은 SRAM 매크로 밀도를 달성했습니다. SRAM은 최근 공정 세대에서 밀도 개선이 사실상 정체되어 왔는데, 칩 면적에서 SRAM이 차지하는 비중이 크기 때문에 이번 수치는 커뮤니티에서도 주목받았습니다. SRAM이 조금만 줄어들어도 로직 회로에 할당할 수 있는 면적이 늘어나기 때문입니다.

풀 노드 PPA 개선

표준 셀(standard cell) 혁신과 결합해 A14는 N2 대비 10~15% 속도 향상, 25~30% 전력 소모 절감, 그리고 로직과 SRAM 스케일링에 따른 약 20%의 칩 밀도 증가를 제공합니다. 단순한 소자 개선이 아니라 로직 스케일링과 SRAM 스케일링이 함께 기여하는 풀 노드 수준의 PPA(Power, Performance, Area) 개선이라는 점이 강조됩니다.

SoIC 패키징 지원 기술

전공정 외에도 시스템 통합을 위한 후공정 기술이 함께 개발됐습니다. TSV(Through-Silicon Via), 4.5μm SoIC 본드 피치를 가능하게 하는 혁신적 RDL(Redistribution Layer), 고성능 MiM(Metal-Insulator-Metal) 공정 등이 포함되며, 이는 SoIC 제품의 시스템 수준 통합과 스케일링을 가속화하기 위한 것입니다.

수율과 양산 로드맵

TSMC는 견고한 수율과 소자(device) 진전을 근거로 A14 기술이 2028년 볼륨 생산(양산) 궤도에 올라 있다고 밝혔습니다. 즉 2028년이 양산 목표 시점이며, 현재 수율과 소자 개발 진행 상황은 이 일정을 뒷받침하는 수준이라는 설명입니다.

Hacker News 반응

• @nwah1 — "쉽게 말하면 SRAM 밀도가 2.9% 개선된 겁니다(ChatGPT 기준). 들리는 것보다 나은 수치인데, SRAM이 밀도 향상 측면에서 벽에 부딪혀 있었고 칩이 면적 기준으로 SRAM에 지배될 수 있기 때문에, 로직도 상당히 밀해지고 있지만 이는 로직을 위한 훨씬 더 많은 공간을 의미할 수 있습니다."
• @anamax — "미래에 더 작은 SRAM에 대한 희망이 있습니다 — https://raaam-tech.com/technology/ 는 3-트랜지스터 SRAM입니다."
• @randomblock1 — "완전한 SRAM은 아닙니다. DRAM처럼 리프레시가 필요한데, 이것이 SRAM 대비 주된 단점입니다. 그래도 여전히 매우 흥미롭습니다."
• @choilive — "네, 밀도 대 전력 트레이드오프가 몇몇 애플리케이션에서는 충분히 의미가 있을 수 있습니다."
• @MBCook — "언젠가 SRAM 캐시를 줄이거나(또는 증가 속도를 늦추고) 어느 계층에선가 온칩 DRAM 캐시를 추가하는 편이 합리적이기 시작할지 궁금합니다."

원문: IEDM 2026 / 번역·요약: Trawling