CXMT, HBM3E 수율 25%에 그치며 고전 — 한국 언론 보도

본문

중국 메모리 대형 업체 CXMT가 HBM3E 생산에서 어려움을 겪고 있다고 한국 언론(Chosun)을 인용해 TechPowerUp이 보도했습니다. 지난달 말 CXMT가 HBM3E의 위험 생산을 시작했다는 사실이 알려졌는데, 이미 HBM4E 샘플링을 진행 중인 Samsung, SK hynix, Micron보다 두 세대 뒤처진 상태입니다. 당시에는 제한된 규모의 위험 생산만 확인됐을 뿐 세부 사항은 알려지지 않았으나, 이번 보도로 HBM3E 스택 4개 중 3개가 불량이라는 구체적 수치가 드러났습니다. 즉 현재 수율은 약 25%입니다.

낮은 수율의 원인 — TSV 기술의 미성숙

낮은 수율의 원인은 CXMT가 사용하는 TSV(through-silicon via) 기술의 미성숙으로 지목됩니다. 전공정(front-end)에서 CXMT는 약 30%의 수율을 달성하고, 후공정(back-end)에서는 그 30% 위에 약 70%의 수율을 보입니다. 비교 기준으로 Samsung은 HBM2에서 레이어당 약 5,000개의 TSV를 사용하고, SK hynix는 HBM3에서 레이어당 8,000개 이상의 TSV를 사용합니다. 반면 데이터에 따르면 CXMT는 레이어당 3,000개 수준의 TSV로 HBM3E를 구현하려 하며, 표준 8-Hi HBM3E 구성으로 8개 레이어를 적층하려 시도 중입니다. DRAM을 적층하는 작업은 CXMT가 강점을 보이는 평면형(planar) DRAM 제조보다 훨씬 복잡한 기술을 요구합니다. 이러한 난관을 고려하면, CXMT가 당분간 고용량 12-Hi HBM으로 전환하기는 어려울 것으로 보입니다.

아직 실패로 단정하기는 이르다

그럼에도 CXMT의 시도를 실패로 선언하기는 이르다는 것이 원문의 평가입니다. Samsung은 올해 2월 HBM4 수율이 약 60%였으나 불과 6개월 만에 약 80%까지 끌어올렸습니다. CXMT 역시 평면형 DRAM에서는 이미 90% 수율을 달성했으며, 이는 Samsung의 10nm급 노드 DDR5 생산 수율보다 겨우 2~3% 낮은 수준입니다. 따라서 추격의 여지는 충분하지만, TSV를 이용한 DRAM 적층에는 상당한 전문성이 필요하고 공정을 다듬는 데 시간이 걸리며, 양산까지는 앞으로 수개월이 소요될 것으로 전망됩니다.

Reddit 반응

• @u/OrdinaryBlokeReally — 어디선가 시작해야 합니다. 성공해서 시장 전체의 메모리 공급을 늘려주길 바랍니다.
• @u/Themods5thchin — '한국 언론에 따르면'이라는 출처를 보고 'Samsung 공화국' 출처라며, 다른 출처가 나올 때까지 기다리겠다고 비꼽니다.
• @u/Vushivushi — HBM은 적이라며, HBM이 이미 DRAM 생산의 20% 이상을 소비하고 base die 생산·패키징 실패 등으로 로직 웨이퍼까지 잡아먹는 값비싼 기술이라고 지적합니다. CXMT의 실패를 바라지는 않지만 납품에는 실패하길 바란다고 씁니다.
• @u/HisDivineOrder — 그럼 소비자용 RAM에나 집중해야겠네요. 아쉽지만 어쩔 수 없죠. 납품은 언제 시작하나요?
• @u/got-trunks — 누구나 쉽게 할 수 있는 일이었다면 생산자가 더 없는 지금 상황이 오히려 실망스러웠을 것이라고 댓글을 답니다.

원문: TechPowerUp / 번역·요약: Trawling